EZ-USBFX2提供了一种独持架构,使USB股票程序化交易接口有吗,接口和应用环境直接共享FIFO,而微控制器可不参与数据传输,但允许以FIFO或RAM的方式访问这些共享FIFO,这种被称之为'量子FIFO'的处理架构,较好地解决了USB高速模式的带宽问题。
假如有更多的数据要传输,转到状态b,否则转到状态a。
FX读数据也就是数据从FX传到FPGA的过程,其过程如下:
可编程股票程序化交易接口有吗,接口GPIF是主机方式,GPIF作为内部主机控制端点FIFO,其core是一个可编程状态机,可以生成多达6个控制输出信号和9个地址输出信号,能外接6个外部Ready输入信号和2个内部Ready输入信号。通过用户自定义的波形描述符来控制状态机,使用软件编程读写控制波形,几乎可以对任何8/16hit接口的控制器、存储器和总线进行数据的主动读写,非常灵活。2接口的VerilogHDL编程实现
异步FIFO读数据
对读数据编程如下:
本系统主要是由FPGA和USB0控制器CY7C268013组成,系统框及其信号连接关系如1所示。可以根据实际系统的需要,用FPGA实现预定功能,如数据采集卡、控制硬盘读写等。
FX2有SlaveFIFO和GPIF两种接口方式。
向FIFO写数据是读数据的逆过程,也就是把FP-GA数据写入FX的FIFO,其编程过程如下:
假如有更多的数据需要读,转到状态b,否则转到状态a。
赋值SLOE=0,使双向数据线FD在输出状态,采样FD数据线上的数据,并在SLRD的上升沿使FIFO指针门动加跳转到e;
CY7C68013结构特点
其程序与写FIFO数据时一样,只是在生成SLWR信号时,需要注意控制信号之间的保持延时时间约束,这可以通过仿真结果进行适当修改。读数据信号仿真波形如5所示。但必须注意的是,在SLWR的下降沿把indata数据线上的数据放到FD数据线上;在SLWR的上降沿把FD数据线上的数据放人FIFO,并同时使FIFO指针加指向下一个缓存单元。
检查FIFO是否空,当empy=1时表示FIFO不空,转到状态d,否则保持在状态C;
如3所示,USB执行OUT传输,将EP2端点设成512B四重FIFO。在USB端和外部接门端都并不知道有四重FIFO。USB端只要有1个FIFO为'半满',就可以继续发送数据。当操作的FIFO写'满'时,FX2自动将其转换到外部接口端,排队等候读取;并将USB接口队列中下一个为'空'的FIFO转移到USB接口上,供其继续写数据。外部接门端与此类似,只要有1个FIFO为'半满',就可以继续读取数据。当前操作的FIFO读'空'时,FX2自动将其转换到USB接口端,排队等候写入;并将外部接口队列中下一个为'满'的FIFO转移到外部接口上,供其继续读取。
控制器CY7C68013
SlaveFIFO是从机方式,即FX的CPU不直接参与USB数据处理,而是简单地把FX作为USB和外部数据处理逻辑(如ASIC、DSP和IDE(串行接口引擎)控制器)之间的通道,数据流并不经过CPU,而是通过FX的FIFO直接传输。FIFO通过外部主机控制,FIFO提供所需的时序信号、握手信号(满、空等)和输出使能等。
分配FIFOADR[0]=00,这时FIFO指针会指向输出端点,表明使用端点EP2;
检查FIFO的满标志是否为假如fuIl=表示FIFO不满,转到状态d,否则保持在状态c;
把外部数据indata放在FD上,同时把SLWR拉高,以使得FIFO指针自动加然后转到状态e;
反复检测控制线状态,当读事件发生时,即控制线con_out_z=0和RD_disk=10时,转到b;
现在USBO控制器CY7C68013已经应用到许多数据传输领域,由于此芯片灵活的接口和可编程特性简化了外部硬件的设计,提高了系统可靠性,也利于PCB(印制电路板)的制作与调试。本设计可扩展性好,因此可用于需要处理大容量的数据采集系统中。本设计已经用于对IDE硬盘的读写控制中,实现了对IDE硬盘的快速读写。
分配FIFOAFR[0]=10,FIFO指针指向输入端点,转向状态c;
本文介绍了目前使用较多的USB0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口的VerilogHDL(硬件描述语言)实现。本系统可扩展,完全可用于其他高速数据采集系统中。
查询控制信号线con_out_z和WR_disk,看是否有读事件发生,如果有,就转移到状态b,否则保持在状态a;
在本设计巾采用SlaveFIFO从机方式实现FPGA对FX的控制,通过VerilogHDL编程实现。FPGA可以根据实际情况选定。我们在设计时选用Xilinx公司的Virtex-Ⅱ设备(XC2V10004FG456。
FX2芯片在数据传输时主要利用了4kB的FIFO,分为7个端点:EPOIN&OUT、EP1IN、EP1OUT、EPEPEP6和EP其中EPO、EPlIN和EP1OUT是3个64B的缓存,只能被固件访问,EP0是一个默认的数据输入输出端口缓存;EP1IN和EP1OUT是单独的64B缓存,呵以配置这些端点为块传输、中断传输或同步传输;端点8是大容量高带宽的数据传输端点,可以配置为各种带宽以满足实际需要,端点4是输出端点,端点8是输入端点。值得注意的是,端点8能配置为每帧512B,而端点6却能配置为每帧512B或1024B,并可配置为4级,这样EP2或EP6最大能配置为4kB的缓存。
系统构成
用Mentor软件Modelsim进行仿真验证,其仿真波形如4所示。在此过程中,SLRD信号特别重要,在SLRD的下降沿把FlFO中的数据放到FD数据线上;在SLRD的上升沿把FIFO指针加并指向下一个单元。
Cypress公司的EZ-USBFX2是第一个包含USB0的集成微控制器,它内部集成了1个增强型的8051个智能USB串行接口引擎、1个USB数据收发器、3个8位I/O口、16位地址线、5kBRAM和4kBFIFO等。增强性8051内核完全与标准8051兼容,而性能可达到标准8051的3倍以上。其框如2所示。
异步FIFO写数据
其在内部的传输控制是通过full(满)和empty(空)两个控制信号来完成的,当full为真时不能再写数据,当empty为真时不能再对FIFO进行读,其内部数据传输示意如3所示。
文章为作者独立观点,不代表股票交易接口观点