| 接口类型 | 信号线 | 极限速率 | 最大速率 | 抗干扰能力 | 适用摄像头像素 | PCB laypuit | |
| MIPI CSI-2 | 串口 CLKP/N、DATAP/N 最大支持4-lane 一般2-lane可以搞定 | Gbps | 低压差分信号，产生的干扰小，抗干扰能力也强 | 支持800W以上 | lvds接口耦合，走线必须差分等长 | ||
| DVP | 并口 PCLK、VSYNC、HSYNC D[0：11] 支持8/10/12bit数据 | PCLK极限96M左右 | PCLK最好控制在72M以下 | 最大500W | 阻抗要求低 | ||
| FPD-Link III LVDS | 串口 | 阻抗要求高 | |||||
| GMSL | 串口 | Gbps | 阻抗要求高 |
MIPI接口比DVP的接口信号线少，由于是低压差分信号，产生的干扰小，抗干扰能力也强。最重要的是DVP接口在信号完整性方面受限制，速率也受限制。500W还可以勉强用DVP，800W及以上都采用MIPI接口。
DVP分为三个部分：输出总线；输入总线；电源总线；如下：
>>输入总线介绍
a>PWDN是camera的使能管脚，有两种配置方式，一种为standby，一种是normalwork，设置为standby的时候，一切对camera的操作都是无效的，包括复位。所以在RESET之前，一定要将PWDN管脚设置为normal模式，否则RESET无效。
b>RESET是camera的复位管脚，此方式为硬复位模式，camera的各个IO口恢复到出厂默认状态。只有在XCLK开启后，将RESET置为低，硬复位才有效，否则复位无效。
c>XCLK是camera的工作时钟管脚，此管脚为BB提供camera的工作时钟。
d>IIC是camera和BB通信的总线通道。
>>输出总线介绍
a>data为camera的数据管脚。此数据脚可以输出的格式有YUV、RGB、JPEG等。
b>VSYNC为camera的帧同步信号管脚。一个VYSNC信号结束表示一帧的数据已经输出完毕。
c>HSYNC为camera行同步信号管脚。一个HSYNC信号结束表示一行的数据已经输出完毕。
d>PCLK为像素同步信号管脚。一个PCLK信号结束表示一个像素点的数据已经输出完毕。
>>Power线介绍
a>AVDD为camera的模拟电压。
b>DOVDD为camera的GPIO口数字电压。
c>DVDD为camera的核工作电压。
一般来说，要求先提供sensor的GPIO口电压，接着提供模拟电压，最后提供工作电压。时序如下：
TI方案
MAXIM方案
MAX9291/MAX9293GMSL串行器将HDMI输入转换为吉比特多媒体串行链路(GMS输出，适用于视频、音频和控制信号的传输，使用50Ω同轴电缆或100Ω屏蔽双绞线(STP)电缆时的距离可达15m或更长。MAX9293具有HDCP内容保护，但其它方面与MAX9291相同。串行器与支持同轴输入的GMSL解串器配对使用。配置为STP输出时，串行器向下兼容任意GMSL解串器；输出放大器可设置为100mV至500mV单端(同轴)或100mV至400mV差分(STP)输出。
TDM模式下，音频通道支持L-PCMI²S立体声和多达八通道L-PCM。支持32kHz至192kHz采样率，采样深度高达32位。
UART至UART和UART至I²C模式下，嵌入式控制通道工作在6kbps至1Mbps；I²C至I²C模式下，工作速率高达1Mbps。利用控制通道，μC能够随时设置串行器、解串器和外围器件寄存器(独立于视频时序)；以及管理HDCP工作(MAX92GPO输出支持来自于链路远端的触摸屏控制器中断请求。
对于更长的传输电缆，串行器提供可编程预加重。串行输出提供可编程扩频。串行输出满足ISO10605和IEC61000-4-2ESD标准。核电源供电范围为8V至3V，I/O电源范围为7V至6V。器件采用无铅(P、56引脚、8mmx8mmTQFN封装，带有裸焊盘，引脚间距为0.5mm。
关键特性
文章为作者独立观点，不代表股票交易接口观点
股民评论