本是做嵌入式的，可是总是在做网站方面的东西，今天找到一点儿干货，少说上菜：
JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。
引脚定义
TestClockInput(TC-----强制要求1
TCK在IEEE1141标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。
TestModeSelectionInput(TMS)-----强制要求2
TMS信号在TCK的上升沿有效。TMS在IEEE1141标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。
TestDataInput(TD-----强制要求3
TDI在IEEE1141标准里是强制要求的。TDI是数据输入的通达信集合竞价数据接口,接口。所有要输入到特定寄存器的数据都是通过TDI通达信集合竞价数据接口,接口一位一位串行输入的。
TestDataOutput(TDO)-----强制要求4
TDO在IEEE1141标准里是强制要求的。TDO是数据输出的通达信集合竞价数据接口,接口。所有要从特定的寄存器中输出的数据都是通过TDO通达信集合竞价数据接口,接口一位一位串行输出的。
TestResetInput(TRST)----可选项1
这个信号通达信集合竞价数据接口,接口在IEEE1141标准里是可选的，并不是强制要求的。TRST可以用来对TAPController进行复位。因为通过TMS也可以对TAPControll进行复位。所以有四线JTAG与五线JTAG之分。
(VTRE-----强制要求5
通达信集合竞价数据接口,接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG通达信集合竞价数据接口,接口使用的逻辑电平
ReturnTestClock(RTC----可选项2
可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
SystemReset(nSRST)----可选项3
可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。
用户自定义输入。可以接到一个IO上，用来接受上位机的控制。
用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态
由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线就出现了这种20针的通达信集合竞价数据接口,接口。但事实上，RTCK、USERIN、USEROUT一般都不使用，于是还有一种14针的通达信集合竞价数据接口,接口。对于实际开发应用来说，由于实验室电源稳定，电磁环境较好，干扰不大。
0、110pinJTAG的引脚名称与序号对应关系
值得注意的是，不同的IC公司会自己定义自家产品专属的Jtag头，来下载或调试程序。嵌入式系统中常用的20、110pinJTAG的信号排列如下：
需要说明的是，上述Jtag头的管脚名称是对IC而言的。例如TDI脚，表示该脚应该与IC上的TDI脚相连，而不是表示数据从该脚进入downloadcable。
实际上10针的只需要接4根线，4号是自连回路，不需要接，2接的都是1管脚，而10接的是GND，也可以不接。
文章为作者独立观点，不代表股票交易接口观点
相关文章
股民评论