今天想和大家交流MAC和PHY之间的量化交易开发界面，界面MII。MII是介质无关量化交易开发界面，界面。MII界面定义了在MAC层和物理层之间传输数据和控制状态信息的界面。它是一个兼容界面，100M和100M。也可用于1000MAC层和物理层的界面。个人用经验交流抛出这个定义后，想和大家谈谈当时认识这个界面的过程。首先，我的方向是嵌入式软件。这种常用的PHY芯片，如88e11DP83848，在ubot和linux下都有相应的驱动支持，不需要开发者的关注。它们都使用基本的网络通信功能。一些具有1588功能的复杂PHY芯片，如XL53XXX，需要制造商提供相关的驱动程序，包括一些特殊的寄存器配置和相关的API量化交易开发界面。在软件工程师不关心的前提下，确保硬件原理设计和PCB设计没有问题。在实际的工程应用中，如果不是迭代产品，新开发的板卡很可能会出现问题。在此前提下，我对PHY和硬件有了更深入的了解。MAC和PHY用MII量化交易开发界面，界面在网上搜索MII，详细解释各种MII后头晕。后来看了一些其他的资料，了解了常用的PHY接口，常用的有四种:MII、RMII、GMII、SGMII。外部PHY芯片将通过相应的接口连接到上述内部MAC外设。根据不同的数据传输模式，大致可分为以下两类：⚫MII/RMII接口：支持10mbit/s和100mbit/s数据传输模式；⚫GMII支持10mbit//RGMII接口sssit//、100Mbit/s和1000Mbit/s数据传输模式。PHY芯片手册将讨论芯片支持哪个接口。以下是88e111手册的界面描述:以下是DP83848手册的界面描述:88e11是千兆PHY，DP83848是百兆PHY。MAC只支持zynqps侧的RGMII，如果使用emio，GMII接口就会出来。若要更改其它界面，可使用IP核转换GMItoXXX。因此，在选择PHY和硬件设计时要注意。与MII相关的在线信息相对完整，作者还提取了以下内容来改进本文的结构。MII接口MII全称Mediaindependenterface，直译为介质独立接口，是IEEE-803定义的以太网标准接口，MII接口用于以太网MAC连接PHY芯片，如下所示：MII接口共有16条信号线，含义如下：TX_CLK：如果网速为100M，时钟频率为25MHz，由PHY生成并发送给MAC的10M网速时钟频率为5MHz。TX_EN：发送使能信号。TX_EN：发送使能信号。TX_EN：发送使能信号。TX_ER：发送错误信号，高电平有效，表示TX_ER有效期内传输的数据无效。TX_ER在10mpbs网速下不工作。TXD[3:0]：共发送4条数据信号线。RXD[3:0]：总共有4条接收数据信号线。RX_CLK：如果网速为100m，时钟频率为25mHz，如果网速为10m，时钟频率为5mHz，RX_CLK也是PHY生产的。RX_ER：接收错误信号，高电平有效，表示RX_ER有效期内传输的数据无效。RX_ER在10mpbs网速下不工作。RX_DV：接收数据有效，类似TX_EN。CRS：载波侦听信号。COL：冲突检测信号。MII接口的缺点是需要的信号线太多，没有计算MDIO和MDC这两个管理接口的数据线，所以MII接口的使用越来越少。RMII接口RMII全称为Reducedmediaindependententerface，翻译成简化的介质独立接口，即简化版本的MII接口。RMII接口只需7条数据线，直接比MII少9条，极大地方便了板接线。PHY芯片的RMII接口连接说明如下：TX_EN：发送使能信号。TXD[1:0]：共发送两条数据信号线。RXD[1:0]：总共有两条数据信号线接收。CRS_DV：相当于MII界面中RX_DV和CRS的混合。REF_CLK：由外部时钟源提供的参考时钟频率为50mHz。与MII不同，MII的接收和发送时钟是独立的，它们都是由PHY芯片提供的。GMII接口GMII，千兆MII接口。GMII采用8位接口数据，工作时钟125mHz，传输速率可达1000mbpsss；与MII规定的10/100Mbps工作模式兼容。IEEE803-2000定义GMII接口数据结构符合IEEE以太网标准。信号定义如下：GTX_CLK：在1000M工作模式下发送时钟。TX_EN：发送使能信号。TX_ER：发送错误信号，高电平有效，表示TX_ER有效期内传输的数据无效。TXD[7:0]：共发送8条数据信号线。RXD[7:0]：接收数据信号线共8条。RX_CLK：接收时钟信号。RX_ER：接收错误信号，高电平有效，表示RX_ER有效期内传输的数据无效。RX_DV：接收数据有效，类似TX_EN。CRS：载波侦听信号。COL：冲突检测信号。与MII接口相比，GMII的数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、与MII接口相同的CRS和COL功能。125MHz频率发送参考时钟GTX_CLK和接收参考时钟RX_CLK。这里有一点需要特别说明，就是发送参考时钟GTX_CLK，它不同于MII界面中的TX_CLK。MII接口中的TX_CLK由PHY芯片提供给MAC芯片，GMII接口中的GTX_CLK由MAC芯片提供给PHY芯片，方向不同。在实际应用中，绝大多数GMII接口与MII接口兼容，一般GMII接口有两个参考时钟：TX_CLK和GTX_CLK，TX_CLK和8条数据线中的4条用作MII模式。RGMII接口RGMII，GMII接口精简版。将接口信号线数量从24根减少到14根，时钟频率仍为125mHz，TX/RX数据的宽度从8变为4。为保持1000mbps的传输速率不变，RGMII接口在时钟的上下边缘采样数据，并在参考时钟的上升边缘发送GMII接口中的TXD[3:0]/RXD[3:0]，TXD[7]发送到GMII接口的参考时钟下降：4]/RXD[7:4]。RGMII还兼容100Mbps和10Mbps两种速率，此时参考时钟速率分别为25MHz和5MHz。TXEN信号在线传输TX__ENTX_ER两种信息，TX_CLK上升沿发送EN，TX________________ER；同样的，RX_DV信号线也传输RX_DV和DVDVRX_ER信息在RX_CLK上升沿发送RX_DV，RX________ER。TX_EN信号在线传输TX__ENTX_ER两种信息，TX_CLK上升沿发送EN，TX________________ER；同样的，RX_DV信号线也传输RX_DV和DVDVRX_ER信息在RX_CLK上升沿发送RX_DV，RX________ER。RGMII界面定义如下：如有错误，请更正！下次想交流MDIO，希望能和大家一起进步！
文章为作者独立观点，不代表股票交易接口观点
相关文章
股民评论